BEST AVAILABLE COPY

CLIPPEDIMAGE= JP401093169A

PAT-NO: JP401093169A

DOCUMENT-IDENTIFIER: JP 01093169 A

TITLE: POWER SEMICONDUCTOR ELEMENT

PUBN-DATE: April 12, 1989

INVENTOR-INFORMATION:

NAME

NISHIZAWA, JUNICHI TAMAMUSHI, NAOSHIGE

ASSIGNEE-INFORMATION:

NAME COUNTRY

SEMICONDUCTOR RES FOUND N/A

APPL-NO: JP62250254

APPL-DATE: October 2, 1987

INT-CL (IPC): H01L029/74

US-CL-CURRENT: 257/107

ABSTRACT:

PURPOSE: To shorten turn-off time by a method wherein a short region is planarly sandwiched between or surrounded with anode regions and the pitch between the anode regions is specified.

CONSTITUTION: On a high-resistance semiconductor substrate, p<SP>+</SP> anode

sections 6 and n<SP>+</SP> anode short sections 5 in contact with said p<SP>+</SP> anode sections 6 are formed. An anode section 6 and an anode short

section 5 are short-circuited by an anode electrode 8. An anode short section 5 is planarly sandwiched between or surrounded with anode sections 6. Depletion layers of a width Wp. spreading toward an n<SP>-</SP> high-resistance

07/16/2002, EAST Version: 1.03.0002

layer 4 and dependent upon the diffusion potential between an anode section 6 and the n<SP>-</SP> high-resistance layer 4, connect or are in contact with each other at a location between two anode sections 6, and the pitch L between two anode sections 6 is so set that it will be not more than twice Ln that is the diffusion distance of electrons. This design reduces turn-off time.

COPYRIGHT (C)1989 JPO&Japio

07 16/2002. EAST Version: 1.03.0002

pp 日本国特許庁(JP)

① 特許出願公開

平1-93169 [®] 公 開 特 許 公 報 (A)

Mint Ci.

益別記号

厅内整理番号

每公開 平成1年(1989)4月12日

H 01 L 29:74

A - 7376 - 5F

C-7376-5F M-7376-5F

N = 7376 = 5F

審查請求 有

発明の数 1 (全7頁)

具発明の名称

電力用半導体素子

宣符 頭 昭52-250254

頭 昭62(1987)10月2日 発出

砂発 明 者

學 乭

:巴

宮城県仙台市米ケ袋1丁目6番16号

79発 明 者

53 玉

出 茂 宮城県仙台市角五郎1丁目3番8号

財団法人半導体研究振 の出 願 人

宮城県仙台市川内(番地なし)

與会

翻

1. 発明の名称 電力用半導体素子

2. 特許請求の范囲

喜抵抗半導体基版に対してそれぞれ形成され た第1の導電型のアノード領域と、前記アノー ド領域に驀接した第2の導電型のショート領域 と、前記アノード領域及びショート領域を短格 するアノード電極から形成された構造を有する 電力用半導体素子において前記ショーへ前域は 前記アノード領域によって平面的に決まれるか 囲まれていて、かつ前記アノード領域より高抵 抗半導体基板へ広がる空乏圏が、豆いに複数の アノード領域間でつながっていてかつ前記ショ ート領域の前面の高抵抗半導体基板領域を空乏 化するべく、前記複数のアノード領域間の寸法 ピッチを前記アノード領域に対する少数キャリ アの拡散距離の2倍以下となされたことを特徴 医生物调为用温度或有流。

- 腹根の短頭で袋の 医黄色医白 化二十烷

水発明は、電力用半導体素子に関し、特にS 「サイリスタ、GTO、「GBT、MOSゲー トサイリスタ等のサイリスダ構造を有する業子 のアノード短格構造に工夫を加え、順方向電圧 降下を犠牲にすることなしに、ターンオフ時間 を短縮化したアノード短格構造を有する半導体 装置に関し、産業上、各種電力変換機器の高周。 波化、高効率化に寄与するものである。

(従来の技術の問題展)

従来サイリスタ構造を基本とする電力用半導 休素子においてはアノード領域近傍の少数キャ リアの蓄積効果によりターンオフ時間の特にテ イル時間が決定されるため、ターンオフ時間の 短縮化の手段としてはアノード短絡構造の導入 及び、もしくは重金属拡散もしくは放射線照射 による欠陥の導入によるライフタイム制御が行 なわれていた。

《荷剛が解決しようとする問題点

ショうに重金電話数券るいは改御順照知によ えびく アンジャンド 正さる シー・プラ型は造線 化されるが、順方向電圧群下が上昇するというトレードオフ関係が存在する。一方、GTOにおいて行なわれることの多いアノード短格協造においては、アノード短格による電子電流の吸いだしの効率を上げるためにアノードの短格率が30%~50%にも達しており、必然的に順方向電圧降下の上昇ももたらしている。

(問題点を解決するための手段)

本発明者うは、アノード 面格構造に静電誘動 効果を積極的に利用する構造を導入することで 順方向電圧峰下 Von とターンオフ時間 toff の間のトレードオフ関係が従来のアノード短格 もしくはライフタイム 例如に 比べ良好でターン オフ時間を一桁以上短縮できることを見出した

(本発明の興要)

本発明はサイリスタ構造を有するデバイス、例えばGTO、SIサイリスタ、IGBT、MOSゲートサイリスタ等においてアノード側に 短格構造を設け、そのアノード部分と短格部分・

て短格されている。しかも第1回の実施例の場合、n+ショート部分5の接合深さはp+アノード部6に比べ後く形成され、p+ゲート3に快まれたチャンネル部分の直下に形成されている。9はp+ゲートからの空乏層の広がる様子を示している。

 の固に静電振導効果によるショート構造を導入 することで、ターンオフ時間に off と順方向電 圧降下V on との間のトレードオフ関係の良好 な電力用半導体素子を提供するものである。

(実施例)

アノードショート部5はアノード電極8によっ

示されている。第2図(b)はポテンシャル分 布の様子である。p * Ec及びn * Ecはそれ ぞれり + アノード部6とり + ショート部5の伝 導帯を示し、p + E v 及びn + E v はそれぞれ p + アノード部6とn + ショート部5の充粛符 を示している。第2図(a)で未印はn + ショ ート部分前面のポテンシャルバリャの鞍部点を 示している。第2國(b)において実験から点 線になるに従って、サイリスタがターンオフし ていく様子を示している。 膜り合う p + アノー ド部分6によってn = チャンネル部分が空乏化 され、その空乏層が接するか、完全につながっ た構造となっているため電子が最も蓄積されや すい位置はG * よりもn ~ 層の内側にあること が第2図(b)よりわかる。G # 点に対する電 子のパリヤ高さを ひゃ とし、一方り ナアノー ド部 6 から n ~ 層へ向けて注入される正孔のバ リャ高さを Vptとすると、Vpt > Vnt で あることが容易にわかる。従って、ひれゃ を堪 える電子がって ショート部5へ発出すると、オ

テンシャルは点版のように変化し、0 + アノー ド那6の正孔に対するポテンシャルも点線のよ うに上昇することがわかる。即ち、わずかの電 子がり ナショート部5へ設出するだけで圧倒的 に多数の正孔注入を企めることができる構造と なっている。ターンオフして行くときのアノー ド朝ファク動作での利母 G off は近似的に G off = 1/2 PA . 3x3 3 (24p# - 24x#) で表すことができる。ここで ひゃ、ひp は流出 する電子、注入される正孔の速度、a * はポテ ンシャルに蓄積された電子密度、p_A はp⁺ ア ノード部分の不純物密度である。Si形アノー ドショート構造では電子は2次元的に n + ショ ート部に集められるから V-n ♥ の変化も大きく 、その分だけ ひゅず の変化も大きい。従ってタ ーンオフゲインが高く、正孔注入を止めやすく 、ティル時間も短縮され、ターオフ時間しoff と順方向電圧降下V on との間のトレードオフ の良好な思力用半導体素子が得られるわけであ

してGTOの場合にはカソード側に比べSI形 アノードショートを導入すればアノード側は寸 法ピッチは微細になるであろう。しかし、GT 〇においても本発明のSI形アノードショート は有効である。

では、1 図のでは、1 のののののののののののののののののののでは、1 のののではをしいのののではを示くは、1 ののではをしいののでは、1 ののでは、1 ののでは、1

本発明の実施例は、埋め込みゲート形SIサイリスクに限らず、平面形SIサイリスクであってもよい。もちろん接合形のみならずMOS形であってもよい。またGTO、IGBT、MCT等においても有効である。

。あるいはp * (6) n ~ (4) 接合間の拡敗 電位によって広がる空乏簡幅W p によって来子 のアノード側のn ~ 層が空乏化されていること が望ましい。

本発明はSi に限るものではなく、Ga As 、In Pあるいはヘテロ接合を含む他の半導体、 材料を用いてもよいことはもちろんである。 (発明の効果)

本発明のSI形アノードショートの効果を調べるため第3回に示すA~Fの6種類の構造の 涤子を試作しターンオフ時間 toff と順方向電圧降下Vonのトレードオフ関係を調べた。第3回の素子はすべて同一越板(厚さ350μm 、低抗率2000・cm)を使用し、電流定格10A根素子、耐圧1200V根として比較した

toff は10%~90%ととして定義している。第3回において第3回(a) A 構造は本発 明によるSI形アノードショートを示し、特に ゝ T シェート等5はチェンネンの資本に配置さ れている例である。5 + ゲート3のピッチは3 3 U st である。従ってり⁺ アノード6も33 U ■ ピッチで配置されている。 タ 艹 アノード6の 深さは約13 us ~ 15 us 、n + ショート5 の課さは3 4ま ~6 4 6 である。第3 图(5) 日構造は第3図(a)でn t ショート部5を入 れない例、第3回(0) C隣近はりゃ アノード らが互いに両側から接し、a * ショーへ部ちの 前面にコペース部分が存在する例である。第3 図 (t) D 構造は再3 図 (c) で n [†] ショート 部ちの拡散を行なわない波形構造例、第3個(e) E 構造は従来形アノード構造例であり、第 3 図(1) F構造はカソードストライプ方向に 3 木アノードショート部分が約150μ Ψ ピッ チで入っている例である。第3図(a)A構造 の本発明に対し、第3図(b)乃至(f)のB 乃至F隣直との比較としてターンオフ時間しoff と、順方向電圧降下V on のトレードオフを調 べた結果を第4図に示す。第4図中にA乃至F の構造上の差を(○、△、□、●、▲、■)の

プロットで示している。本発明によるA 構造の場合、他の従来例と比べしのff ーV on の 特に 日本プロの保が良好となることがわかる。特に 日本プロの保護による C の の がられて がられて がいるの L の の と の の と の で の の と の で の の と の で の の の と の で の の の と で は な の り の で の な が の で の に の か な か か な が 、 に の ff ー V on の ト で は な ら ラ イ で か な が 、 に の ff ー V on の ト レ ー ド オ こ 関 が い る が 、 に の ff ー V on の ト レ ー ド さ 係 い な が 、 に の ff ー V on の ト に よ る S ー 形 ア ノ ー ド ショート 構 直 に よ る S ー 形 ア ノ ー ド ショート 構 直 に よ る S ー の 方 が 良 好 で あ る こ と が わ か る 。

SI形アノードショート構造による1200 V-10A級素子でオフ庭界電圧上昇率dでが dt耐量を調べた所、第5回に示すように950 OV/USまで確認されている。第5回にはゲート外付け低抗Raとゲート・カソード間バイアスVakを変化させてdで/U/dt簡をプロットしたものであり、測定方法は第5回中に示されるようにGTOにおける方法と同様に行なった

。本発明によるSI形アノードショート構造に よって、ターンオフ時間 toff と順方向電圧降 下V on のトレードオフの良好なSIサイリス タが得られることが埋め込みゲート構造で確認 されたが、偽造的にはこれに限るものではなく 、平面ゲート形、切り込みゲート形、MISゲ - 形のSIサイリスタであっても同様であり、 また他のGTO、IGBT、MCTにおいても 同様の考え方をアノードショートに適用すれば 、充分な効果が期待されることは明らかである 。平面的な配置が重要であるが、チャンネルに 正確に投影されている必要はなく、キャリアの 走行時間による横方向の広がり分程度の余裕は 存在する。p ヤ アノード間ピッチが2しゃ以下 従ってnt ショート間のピッチも2LR以下に 配置され、p ⁺ アノード間に空乏層が接するか 、完全に乗なり合うようになされ、n + ショー ト部分前面にポテンシャルパリャが存在するよ うに寸法、及び不確物密度が選ばれていればよ い。古風疾者をかてりこしたが、かてであって


もよく、アノード近傍だけり P 形となっていれば も上記ポテンシャルバリヤが形成されていれば 前述の如き同様の動作が期待されるため、ター ンオフ時間が短縮され、しかもターンオで 正孔注入が阻止されやすいためティル電流 減化される。本発明のアノードショート機造成 適用し、さらにAu、Pt、Fe等のライス 数、あるいは電子線、プロトンとはもちろんであ る。

本発明は、埋め込みゲート形SIサイリスタはでその効果が確認されたが、他のサイリスタは適を有する取力用半導体素子にも適用できる、の工業的価値は極めて高い。小電力・低周波ならず、100kHと一タ等への応用のみならず。100kHとできることから、中電力の番号にも適用可能であり、その工業的価質はありまり。


4. 図面の簡単な説明


第1回は本発明の実施例としたので、 がある。ので、 がのので、 がのののでは、 がのののので、 がののので、 がののので、 がののので、 がのので、 がので、 が

1 … カソード電極、 2 … n ² 形 エピタキシャル成長圏、 3 … ゲート領域、 4 … 高抵抗路、 5 … n [†] アノードショート部、 6 … p [†] アノード部、 7 … カソード電極、 8 … アノード電極、 1 2 … ゲート電板




1 **2**






43 m2



4 B



s 5 **s**

昭和63年1月19日

特許庁長官 小川邦 夫 殿

- 事件の表示 昭和62年特許額第25025
 4号
- 2. 発明の名称 電力用半導体素子
- 3. 雑正をする者

事件との関係 特許出願人

住 所 宮城県仙台市川内(番地なし)

4. 補正命令の日付(発送日) 昭和62年12月22日

5. 補正の対象

「明和書の発明の詳細な説明の間」


「図面(第3図(補正))」

6. 補正の内容 別紙の通り





- 1. 本願明相書第10頁第10行記載の「第3図 に」を「第3図(a)乃至(f)に」と補正する。
- 2. 図面第3図を添付図面の如く補正する。



罗马四